avatar
文章
20
标签
38
分类
9

LogoJERRY'S BLOG

JERRY'S BLOG

超声概念与通识
发表于2025-09-23|超声
超声概念与通识一、超声概念与声学方程1.1 超声成像原理 我们不去讲那些简单易懂的回波理论,这些都是较为常识的内容,这里讲的是如何从数学上剖析超声成像 目前我还没找到声学方程到底在超声成像研究有啥用,等悟了以后再补充 超声成像可以从两个角度来理解,这两个角度对应着两个不同的模型,他们之间彼此不同,但又有着递进关系。 第一个模型叫做图像域模型:g=f∗PSFg= f * \text{PSF}g=f∗PSF。关注的是成像系统成出来的那个“像素点”长什么样 第二个模型叫做数据域模型:Sx=PSx=PSx=P。关注的是“探头在数据层看到的是什么” 上来就这么说有些令人费解,接下来会先分别讲述从这两个不同角度出发的超声成像,然后最后再来看看他们的联系,还有为什么有着递进关系。 1.1.1 从PSF(图像域)来看超声成像过程可以很好地用*点扩散函数(Point Spread Function, PSF)*与卷积模型来描述。通过从一维、二维到三维的推导,可以清晰理解超声图像是如何由真实散射体分布*与系统特性*共同决定的。 时域中的卷积=频域中的乘积或内积 1.1.1.1 一维:两个散 ...
超声成像方法与波束形成Beamforming
发表于2025-09-19|Beamforming
超声成像方法与波束形成Beamforming一、超声成像方法超声成像方法指的是:发射端的方法 1.1 传统方法1.1.1 电子延迟线扫成像 只要一次发射,经过波束形成后,图像中生成的都是一条线(也就是扫描线,或者说是一个一维向量),那就都是线扫 通过施加电子延迟,实现线扫, 有没有焦点:有,虽然是线扫,但是也要发射聚焦到一个深度点上 1.1.2 电子延迟扇扫成像 只要一次发射,经过波束形成后,图像中生成的都是一条线(也就是扫描线,或者说是一个一维向量),那就都是线扫 1.2 新型方法1.2.1 合成孔径成像SA合成孔径成像启发于雷达的合成孔径,传统合成孔径成像可以参考jensen2006年的综述:Synthetic aperture ultrasound imaging - ScienceDirect 其使用一个一个阵元分别激励,使用全孔径接收,比如128阵元,就会产生128帧RF数据,之后在经过波束形成进行成像。 通过单个阵元激励合成孔径成像效果还是提升很大的 1.2.1.1 虚拟点源虚拟点源是为了提升超声换能器的成像孔径而提出的一种方法。 其工作原理示意图: 换能器阵 ...
FPGA-BRAM
发表于2025-09-07|FPGA
FPGA-BRAM(pg058)一、什么是BRAMXlinx 系列FPGA,包含两种RAM:Block RAM 和分布式RAM(Distributed RAM),他们的区别在于: Block RAM是内嵌专用的RAM,具有更高的时序性能; Distributed RAM 需要消耗珍贵的逻辑资源组成,由于分布在不通的位置,延迟较大。 二、FPGA中为什么要用BRAM在 FPGA 设计中,存储资源 是非常关键的一部分。不同于传统 CPU 或 MCU 中统一规划的内存结构,FPGA 内部的存储需要由设计者自行规划与分配。Xilinx 系列 FPGA 中的 BRAM便是为了解决片上高速存储需求而设计的专用存储单元。 2.1 数据访问速度快BRAM 位于 FPGA 的内部逻辑区域,距离计算单元(如 DSP、ALU、逻辑单元)非常近,可以在 1~2 个时钟周期 内完成数据读写。 相比之下,如果从外部 DDR、SRAM 等访问数据,通常需要几十甚至上百个时钟周期。 因此,在高速信号处理、滤波、图像缓存、波束形成等场景中,BRAM 可以显著降低延迟。 2.2 降低对外部存储的依赖在许多设计中, ...
博1上课表
发表于2025-09-06|课表
FPGA-FIFO
发表于2025-09-02|FPGA
FPGA-FIFO一、什么是FIFOFIFO(First Input First Output,先进先出)是一种缓存机制。它的核心特点是:最先写入的数据最先被读出,常用于解决数据传输过程中的速率不匹配、位宽不匹配和跨时钟域问题。 在 FPGA 设计中,FIFO 通常以硬核IP(调IP核)或软逻辑(写代码的时候数据流转就按照FIFO形式)形式存在,是系统级设计中最常用的基础模块之一。 二、为什么一定要用FIFO 提高传输效率,提升存储带宽利用率 在多通道采集场景下,如果直接把数据写入DDR,往往会造成带宽浪费。 例如一块128路AFE(模拟前端)芯片采集回来的数据,假设每一路通道是14 位分辨率,采样速率达到几十MSPS。如果把这128路数据逐路、直接写入DDR,DDR总线一次写操作仅仅往里面写14bit,这时由于利用率会很低,很多位会被闲置。 更高效的方法是,先将这128路数据通过FIFO缓存起来,待累积到足够的数据宽度(比如DDR总线宽度128bit或256bit的整数倍)后,再批量写入DDR。这样就能充分利用DDR的带宽,避免了“DDR每次写操作只装了一点点数据”的低效问题。 只要 ...
FPGA中的IP核
发表于2025-08-07|FPGA
FPGA中的IP核一、IP核1.1 IP核是什么1.2 为什么要用IP核1.3 IP核和原语的实质性区别是什么一句话区别:原语是硬件底层资源的最小封装;IP 核是基于原语或行为描述封装的高层可配置逻辑模块。 原语(Primitive)的特点:小 & 底层 & 用户不可配置 底层、固定、不可配置:通常由 FPGA 厂商提供,和芯片架构直接对应。 编译器内置支持,如 Xilinx 的 IBUFDS、BUFG, RAM32X1D, FDRE 等。 不需要生成或综合,直接通过综合器(如 Vivado Synthesis)映射到物理资源。 作用相当于“门级模块”或“标准单元”,如 LUT、寄存器、IO buffer、时钟 buffer。 IP核(IP Core)的特点:大 & 高层 & 用户可配置 高层封装模块:可以由多个原语、HDL模块、状态机等组合而成。 用户可配置:通过 Vivado IP Catalog 的 GUI 设定端口数量、参数宽度、行为选项等。 需要先在 Vivado 中 “Generate Output Products” 才能综合、实现 ...
FPGA中的原语
发表于2025-07-21|FPGA
FPGA中的原语(Language Templates)一、什么是原语 原语是官方将芯片中一部分电路封成类似于IP核一样的东西,用户可以直接调用原语来实现一些常见功能比如IBUFGDS(差分转普通) 原语因芯片而异,所以可移植性比较差,正因如此,IP核的创建尽量不要使用原语 原语比IP核速度还要快,因为是底层电路 下图是xilinx的vivado中关于原语的分类,可以看到在verilog中(目前先关注这个)根据芯片分了很多类,xcku060分在Kintex UltraScale中,zynq xczu4ev严格意义上不属于其中的任何一类,但是可以使用Kintex UltraScale+和Versal UltraScale+,因为其pl端是相同的。 类别 子类 主要内容/用途 Device Macro Instantiation Artix-7, Kintex-7, Virtex-7 针对 7 系 FPGA 的宏单元例化(例如 BUFG, PLL, BRAM, MMCM 等) Device Primitive Instantiation Artix-7 ...
Vivado操作备注
发表于2025-07-20|FPGA
Vivado操作备注一、Vivado操作界面 二、Vivado工程整体工作流程及其对应仿真Vivado一整个工程整体流程如下: 第一步 第二步 第三步 工程流程 写.v /.sv文件用于实现电路逻辑 Run Synthesis(综合)将代码转成门级网表 Run Implementation(实现) 将门级网表转成FPGA中的电路,即布局布线 功能仿真(不含延迟) Run Behavioral Simulation(验证 RTL 原始功能) Run Post-Synthesis Functional Simulation(验证综合后功能未改变—不带电路延迟) Run Post-Implementation Functional(验证实现后功能未改变—不带电路延迟) 时序仿真(含延迟) 无(RTL 无延迟信息) Run Post-Synthesis Timing Simulation(验证综合后是否满足时序—带电路延迟) SimulationRun Post-lmplementation Timing Simulation(验证最终实现是否满足时序—带电路延 ...
Verilog语法整理
发表于2025-07-10|FPGA
一、Verilog数据类型1.1 wire类型wire类型用于表示硬件电路单元之间的物理连线。 未声明的信号类型默认为wire 1234567比如下面的这种情况,默认定义为wire型module key( input clk_i, //默认wire input key_i, //默认wire output key_cap //默认wire,不允许在always块中赋值);endmodule wire不允许在always块内部定义和赋值,但可以在always块使用非阻塞赋值<=取其数值 常用在always块外部用assign连续赋值(硬件相连) eg: 1234567891011121314151617181920212223module d_flip_flop( //以D触发器为例,输出信号有reg,也有wire,以说明其赋值操作的区别 input wire clk, input wire rst_n, input wire D, //wire型输入 output reg Q_reg, //reg型输出 ...
Zotero使用攻略
发表于2024-04-16|科研
Zotero是什么Zotero是针对科研人员的一款文献管理软件 为什么要用Zotero使用Zotero和多种多样的插件,可以实现99%中英文文献的保存、分类、查找、引用。 快速的保存中英文论文 在几百篇文献中快速定位自己想要的论文 写小论文与大论文时快速插入参考文献,对于中英文参考文献格式有几乎全覆盖的格式库,并且只需要改Zotero词条就可以做到修改参考文献引用内容 对论文的分类、IF排序、写简记、JCR分类 Zotero应用效果展示 保存文献(中文:知网/万方等 + 英文:google学术/webofscience/scihub等)1.1 保存中文文献: 1.2 保存英文文献: 快速筛选论文: 写小论文与大论文时快速插入参考文献3.1 word环境下引用+插入参考文献: 3.2 latex环境下引用+插入参考文献: Zotero使用教程软件安装插件推荐与安装插入参考文献word环境latex环境
12
avatar
JERRY LEE
文章
20
标签
38
分类
9
Follow Me
最新文章
超声多普勒成像原理及诊断技术2026-01-21
FPGA-Debug2025-12-14
FPGA中的时序问题2025-12-10
FPGA-HLS2025-11-13
超声系统&高速采集设备2025-11-03
分类
  • Beamforming1
  • FPGA12
  • FPGA, 协议1
  • IP1
  • 硬件电路1
  • 科研1
  • 课表1
  • 超声1
标签
硬件 芯片 IQ DAS 功耗 平面波 MV Verilog 高速采集设备 FPGA 多普勒成像 HLS Debug CF 文献管理软件 发射响应 IP核 Vivado FIFO 聚焦 C/Cpp 手册 IO 合成孔径 BRAM AD 时序 Beamforming Zotero 脉冲回波响应 带宽 原语 接收响应 超声 电路 协议 超声系统 DDR
归档
  • 一月 20261
  • 十二月 20252
  • 十一月 20252
  • 十月 20255
  • 九月 20255
  • 八月 20251
  • 七月 20253
  • 四月 20241
网站资讯
文章数目 :
20
本站访客数 :
本站总访问量 :
最后更新时间 :
©2020 - 2026 By JERRY LEE
框架 Hexo|主题 Butterfly