JERRY'S BLOG

电源相关一、xxxn.1 PD协议快充协议是怎么运作的？ 现在先想象一种场景，我的设备需要一个20V5A的直流输入，但是我不想用DC底座接收开关电源的输入，想使用TYPE C接口来做电源输入，如图可以看到，对于一个最好的TYPE C usb3.1接口，其原理图是： 这里VBUS就是供电接口，刚插上时，VBUS 默认不是 20V，而是传说中的5V1A，那怎么才能做到20V5A的直流输入呢？ 这里需要使用PD芯片，比如 CH224K / IP2726 / STUSB4500 / CYPD3177 / TPS25751，通过 Type-C 口的 CC1/CC2 和充电器通信，告诉充电器： 12我要 20V 档位我最多需要 5A 如果充电器支持、线缆也支持，握手成功后，充电器才会把 VBUS 从 5V 升到 20V，最大功率也会跟着提升。 20V/5A 里的 5A 不是“强行输出 5A”，而是允许你最多取 5A。实际电流由你的后级负载决定。比如你的系统只吃 70W，那最大供电电流就会跟着这个负载走。 n.2 防倒灌+放反接机制n.2.1 防反接就是输入正负接反时，电路别烧。 比如它有一个 ...

FT601Q 使用手册解析资料整理日期：2026-07-02 本解析使用 chip-manual-writer 方法整理，面向正在画原理图、做 FPGA 到 PC 高速数据链路、第一次使用 FT601Q 的工程场景。 0. 资料来源和优先级本次使用的资料如下： 资料 类型 用途 优先级 FT601\FT601Q_手册_C1550513_USB转换芯片-B-T_规格书.PDF 本地数据手册，版本 1.05 管脚、电源、FIFO 时序、USB 接口、封装 最高 FTDI FT601Q-B 官方产品页 官方网页 确认最新产品定位、速率、资料入口 高 FT601\PCIeDMA\FT601.kicad_sch 开源硬件参考 参考 FT601 原理图组织方式 中 FT601\PCIeDMA\TypeCMux.kicad_sch 开源硬件参考 参考 Type-C 正反插高速 MUX 中 FT601\rtcl-tp25k-usb3-pcb 开源硬件参考 参考 FT601 小板设计和 PCB 组织 中 FT601\非常重要FPGA-ftdi245fifo FPGA RT ...

9869f1fd8113141e3079e11f355e34744404d71429b2be3cbb093b2721ea8cb45b1d7cf38be00fb487d4799ee6d73a28cd8167e8dbf01a683b3592770d179b07a21040ed47509d5814069989130327c2f7dab8af52770ebdac6b8d8d974a8f7424a023ca226580f45982520295f62f787f989b713bc8d80eb8c1035279b97ce492b8f08f5a9057c81fa2a45a26c07abed728d234d95b84b0d9120d2eaee5893a0d562027cadbabc18f8733fe504d88980caaaf5b3d14b6f5504315f8c48899758a129467f9ac32b74bc90140dba8e1ac74faa1c19355c6869814b6c8d92acc9ce819af509933c96d518314bc52263d54292df3c85917977b7 ...

9869f1fd8113141e3079e11f355e34744404d71429b2be3cbb093b2721ea8cb4fdb039c1e0baabd3b2241c4655c9aaa487d14445579c7c873cba0e1dcc4ca79052ecae0aa8eb1f6705e4ba33b6077346e0b6e4d67172ad0bde5dff8b719645745255c719e0832c2b2fbc9d738d9d744a4bf8f9ca3ba456436737631895c904f02febc7a9370900ffa3beed17d3f38e9c59434d1a8042183217fd1eb620b3dc667e0d67e6f183043df929f2e1b4984cd72010b86811f0aa812807542d4112a5eca78ab4de34be5d3b3dc15cddacf6d54b7e96c1b83a976abba3db4969745c1d39c38cd559ff42128242a7109d6b7c1cf986152a49413897a20 ...

超声上位机一、从test.m出发二、从DAS_MUL.m出发ZX程序——DAS_MUL.m出发 flowchart LR A[DAS_MUL.m]-->B[处理] B-->C[结束] classDef red fill:#ff6b6b,stroke:#333,color:#fff classDef green fill:#5lcf66,stroke:#333,color:#fff class A green class C red DAS_MUL.m： flowchart LR A[ultrasys_cltr]-->B[处理] B-->C[结束] classDef red fill:#ff6b6b,stroke:#333,color:#fff classDef green fill:#5lcf66,stroke:#333,color:#fff class A green class C red 12345678910111213141516171819202122232425262728293031323334353637clearaddpa ...

章曦研究学会

模拟电路一、SEPIC升压电路

FPGA-一个大神的博客简介FPGA 工具最大的挑战是满足时序约束的要求。希望这能奏效，但有时会失败。当它失败时，我们人类有责任找出失败的原因并加以修正。这个任务有个名字：我们称之为时序闭合 。这可不是一件容易的事。 为什么时序闭合难？问题是，这些工具有一个布局和路由算法，试图以最优的方式利用 FPGA 的资源。通常，这个算法从将逻辑元素放置在 FPGA 上开始，且不费吹灰之力。然后开始一个迭代过程：工具会遍历所有路径，找出那些无法满足时序约束的路径。为了纠正这些失误，会在这些路径上采取纠正措施。最显著的是，逻辑元件被移动到 FPGA 的不同位置，并调整了布线。至于更高级的纠正措施，每个 FPGA 工具都有自己的方法。 当所有路径都满足时序约束时，实现即告完成。但实施也可能因为工具未能达到这一目标而终止，从而放弃了尝试。在这种情况下，我们能理解工具在努力停止时所取得的成果。这种结果不一定是最优的：实现过程中可能存在可以改进的路径，但工具们忙于修复其他问题。当这些方法失败时，工具们放弃了，没有尝试修复其他问题。就像工具在说：“如果实现迟早会失败，修复它也没意义。” 作为 FPGA 设计师 ...

数学变换一、Z变换1.1 什么是Z变换如果你正在学数字滤波器（FIR / IIR），你一定见过这样的写法： H(z)=1−z−11−0.7267⋅z−1H(z) = \frac{1 - z^{-1}}{1 - 0.7267 \cdot z^{-1}}H(z)=1−0.7267⋅z−11−z−1​ 然后有人告诉你”令 z=ejωz = e^{j\omega}z=ejω 就能得到频率响应”。 你可能会想：zzz 到底是什么？z−1z^{-1}z−1 为什么代表”延迟一拍”？为什么做了 Z 变换就能直接看出频率特性？这个公式是怎么来的，又是怎么用的？ 1.2 为什么需要 Z 变换1.2.1 一个具体的问题假设你设计了一个简单的一阶 IIR 低通滤波器（当前输入和历史输出各取一半做平均，直觉上就是在”平滑”信号，抑制快速变化的高频成分）： y[n]=0.5⋅x[n]+0.5⋅y[n−1]y[n] = 0.5 \cdot x[n] + 0.5 \cdot y[n-1]y[n]=0.5⋅x[n]+0.5⋅y[n−1] 每个采样周期，输出 = 当前输入的一半 + 上一次输出 ...

9869f1fd8113141e3079e11f355e34744404d71429b2be3cbb093b2721ea8cb43221ec03630d035bc31d891b91cc2dbbd0b27d702538d51f04d61c9c57249309d00dc0a4201abad8acd0c74b633506a5511ca288fcf7c7367d1d66781d0d6c498f58a0139d0351e139bd1517354ac046fa485f5ab67b200f5ebfc74347100f9e0190acbe514ab5ca93a440b9bc9e3a069eade101e6e0bb41664ab8a46fbfca5e0bf79c347a37efd4228c7639e089111ca086cf8ec4dd0ba42e36756aa0347236f9c524ec46e6c976ef85337e88c0c7d8d3533aa2245b984316fabc40c5624abadbe7e18ecd811ab4cfc55add08d749244198cf94dc7c7fba0 ...